L’objectif de cette unité d’enseignement (UE) est d’initier les étudiants à la conception de systèmes sur puces (SoC: « System on Chip »). Le développement conjoint matériel/logiciel ainsi que les problématiques qui y sont liées sont présentées. Une mise en pratique de ces concepts et méthodologie est faite tout au long de l’UE.
Enseignant responsable :
- Tarik Graba
Objectifs d’apprentissage :
- Les SoC: connaissances générales
- Le flot de conception ASIC: connaissances générales
- Conception conjointes matériel/logiciel : savoir opérationnel
- Modélisation haut niveau en SystemC
- Co-simulation multi-langages
- Plateformes virtuelles
- Prototypage FPGA
- Verification en SystemVerilog
- Synthèse d’architectures
Programmation préliminaire 2020/2021
Début de SE303A, le 21 septembre 2020
Début de SE303B, le 02 novembre 2020
| date | début | fin | Salle | ||
| SE303 A | Introduction | 21/09/21 | 08:30 | 11:45 | 3A107 |
| SE303 A | Modélisation des systèmes sur puce | 25/09/20 | 13:30 | 16:45 | 3A107 |
| SE303 A | Modélisation des systèmes sur puce | 28/09/20 | 08:30 | 11:45 | 3A107 |
| SE303 A | Modélisation des systèmes sur puce | 02/10/20 | 13:30 | 16:45 | 3A107 |
| SE303 A | Backend ASIC | 05/10/20 | 08:30 | 11:45 | 3A107 |
| SE303 A | Bus et protocoles (Le protocole AXI) | 09/10/20 | 08:30 | 11:45 | 3A107 |
| SE303 A | Bus et protocoles (Le protocole AXI) | 12/10/20 | 08:30 | 11:45 | 3A107 |
| SE303 A | SoC sur FPGA | 16/10/20 | 08:30 | 11:45 | 3A107 |
| SE303 A | Soc sur FPGA (Mise en pratique) | 19/10/20 | 08:30 | 11:45 | 3A107 |
| SE303 A | Soc sur FPGA (Mise en pratique) | 21/10/20 | 08:30 | 11:45 | 3A107 |
| +++++++ | ++++++++++++++++++++++++++++++ | ++/++/++ | ++:++ | ++:++ | ++++ |
| SE303 B | mini-projet SoC sur FPGA | 02/11/20 | 08:30 | 11:45 | 3A101 |
| SE303 B | SystemVerilog pour la verification | 06/11/20 | 08:30 | 11:45 | 3A101 |
| SE303 B | Vérification formelle (L) | 23/11/20 | 08:30 | 11:45 | 3A101 |
| SE303 B | SystemVerilog pour la verification | 27/11/20 | 13:30 | 16:45 | 3A101 |
| SE303 B | Vérification formelle (TD) | 30/11/20 | 08:30 | 11:45 | 3A101 |
| SE303 B | SystemVerilog pour la verification | 04/12/20 | 13:30 | 16:45 | 3A101 |
| SE303 B | Synthèse d'architectures(L) | 07/12/20 | 08:30 | 11:45 | 3A101 |
| SE303 B | Synthèse d'architectures | 11/12/20 | 13:30 | 16:45 | 3A101 |
| SE303 B | Synthèse d'architectures | 14/12/20 | 08:30 | 11:45 | 3A101 |
| SE303 B | Synthèse d'architectures | 18/12/20 | 13:30 | 16:45 | 3A101 |