SE303 : Conception des systèmes sur puces (SoC)

L’objectif de cette unité d’enseignement (UE) est d’initier les étudiants à la conception de systèmes sur puces (SoC: « System on Chip »). Le développement conjoint matériel/logiciel ainsi que les problématiques qui y sont liées sont présentées. Une mise en pratique de ces concepts et méthodologie est faite tout au long de l’UE.

Enseignant responsable :

  • Tarik Graba

Objectifs d’apprentissage :

  • Les SoC: connaissances générales
  • Le flot de conception ASIC: connaissances générales
  • Conception conjointes matériel/logiciel : savoir opérationnel
  • Modélisation haut niveau en SystemC
  • Co-simulation multi-langages
  • Plateformes virtuelles
  • Prototypage FPGA
  • Verification en SystemVerilog
  • Synthèse d’architectures

Programmation préliminaire 2018/2019

Début de SE303A, semaine du lundi 17 septembre

Début de SE303B, semaine du lundi 29 octobre

    date début fin Salle
SE303 A Introduction 19/09/18 08:30 11:45 A405
SE303 A Modélisation des systèmes sur puce 21/09/18 13:30 16:45 A405
SE303 A Modélisation des systèmes sur puce 24/09/18 13:30 16:45 A405
SE303 A Modélisation des systèmes sur puce 28/09/18 13:30 16:45 A405
SE303 A Backend ASIC 01/10/18 13:30 16:45 A405
SE303 A Bus et protocoles (Le protocole AXI) 05/10/18 13:30 16:45 A405
SE303 A Bus et protocoles (Le protocole AXI) 08/10/18 13:30 16:45 A405
SE303 A SoC sur FPGA 12/10/18 13:30 16:45 A405
SE303 A Soc sur FPGA (Mise en pratique) 15/10/18 13:30 16:45 A405
SE303 A Soc sur FPGA (Mise en pratique) 19/10/18 13:30 16:45 A405
+++++++ ++++++++++++++++++++++++++++++ ++/++/++ ++:++ ++:++ ++++
SE303 B mini-projet SoC sur FPGA 29/10/18 13:30 16:45 A405
SE303 B mini-projet SoC sur FPGA 12/11/18 08:30 11:45 A405
SE303 B SystemVerilog pour la verification  16/11/18 13:30 16:45 A405
SE303 B SystemVerilog pour la verification 26/11/18 08:30 11:45 A405
SE303 B Vérification formelle (L) 30/11/18 13:30 16:45 A405
SE303 B Vérification formelle (TD) 03/12/18 08:30 11:45 A405
SE303 B Synthèse d'architectures (L) 10/12/18 08:30 11:45 A405
SE303 B Synthèse d'architectures 14/12/18 13:30 16:45 A405
SE303 B Synthèse d'architectures 17/12/18 08:30 11:45 A405
SE303 B Synthèse d'architectures 21/12/18 13:30 16:45 A405