SE303 : Conception des systèmes sur puces (SoC)

L'objectif de cette unité d'enseignement (UE) est d'initier les étudiants à la conception de systèmes sur puces (SoC: « System on Chip »). Le développement conjoint matériel/logiciel ainsi que les problématiques qui y sont liées sont présentées. Une mise en pratique de ces concepts et méthodologie est faite tout au long de l'UE.

Objectifs d'apprentissage :

  • Les SoC: connaissances générales
  • Le flot de conception ASIC: connaissances générales
  • Conception conjointes matériel/logiciel : savoir opérationnel
  • Modélisation haut niveau en SystemC
  • Co-simulation multi-langages
  • Plateformes virtuelles
  • Prototypage FPGA
  • Verification en SystemVerilog
  • Synthèse d'architectures

Programmation 2017/2018

Première séance pour SE303A, lundi 18 septembre à 15h15

Première séance pour SE303B, lundi 30 octobre à 15h15

    date début fin Salle
SE303 A Introduction 18/09/17 15:15 18:30 A405
SE303 A Modélisation des systèmes sur puce 20/09/17 08:30 11:45 A405
SE303 A Modélisation des systèmes sur puce 25/09/17 15:15 18:30 A405
SE303 A Modélisation des systèmes sur puce 27/09/17 08:30 11:45 A405
SE303 A Bus et protocoles (Le protocole AXI) 02/10/17 15:15 18:30 A405
SE303 A Bus et protocoles (Le protocole AXI) 04/10/17 08:30 11:45 A405
SE303 A Backend ASIC 11/10/17 08:30 11:45 A405
SE303 A SoC sur FPGA 16/10/17 15:15 18:30 A405
SE303 A Soc sur FPGA (Mise en pratique) 18/10/17 08:30 11:45 A405
SE303 A Soc sur FPGA (Mise en pratique) 23/10/17 15:15 18:30 A405
SE303 B mini-projet SoC sur FPGA 30/10/17 08:30 11:45 A405
SE303 B mini-projet SoC sur FPGA 20/11/17 13:30 16:45 A405
SE303 B SystemVerilog pour la verification  22/11/17 13:30 16:45 A405
SE303 B SystemVerilog pour la verification 27/11/17 13:30 16:45 A405
SE303 B SystemVerilog pour la verification 29/11/17 13:30 16:45 A405
SE303 B Synthèse d'architectures 06/12/17 13:30 16:45 A405
SE303 B Vérification formelle 11/12/17 15:15 18:30 A405
SE303 B Synthèse d'architectures 13/12/17 15:15 18:30 A405
SE303 B Synthèse d'architectures 18/12/17 15:15 18:30 A405
SE303 B Synthèse d'architectures 20/12/17 15:15 18:30 A405