Bascule D avec enable
-
Nous voulons construire une bascule D munie d’un signal
reset
,synchrone
actif à l’étathaut
-
Cette bascule sera munie d’un signal supplémentaire
en
-
Si le signal
en
vaut1
, la bascule fonctionne normalement. -
Si le signal
en
vaut0
, la bascule est gelée, la sortieQ
garde sa valeur même après un front montant de l’horloge.-
Faites un schéma à base de portes simples et d’une bascule D.
-
Écrivez le code SystemVerilog équivalent
-